



Vhodno izhodne naprave

Laboratorijska vaja 7 - AV 1
Linije – LTSpice, simulacija
elektronskih vezij in odboji

LAB 7 – AV1: Linije, LTSpice - simulacija elektronskih vezij in odboji









- 7.1: Uvod v LT Spice in osnovna vezja
- 7.2: Naloga 4-1 - Simulacija
- 7.3: Vpliv časa vzpona/padca na odboje - ponovitev
- 7.4: Simulacija odbojev za lab. meritve – DN 2-AV1.1
- 7.5: Simulacija odbojev na naslovni liniji – DN 2-AV1.2

LTS defense:


- <https://www.analog.com/en/design-center/design-tools-and-calculators/ltpice-simulator.html>
- Orodje za **risanje in simuliranje električnih in elektronskih vezij** (angl. schematic design tool and circuit simulator)
- Osnovne elektronske komponente:
 - upor (angl. resistor)
 - kondenzator (angl. capacitor)
 - tuljava (angl. inductor)
 - prenosna linija (angl. ideal transmission line)
 - vir napetosti (angl. voltage generator)
 - vir toka (angl. current generator)

- Osnovni tutorial (priporočljiv):
 - <http://cds.linear.com/docs/en/software-and-simulation/LTspiceGettingStartedGuide.pdf>
- Ostali viri:
 - <https://ltwiki.org/files/LTspiceHelp.chm.html>
 - <http://elec.otago.ac.nz/w/images/d/df/Ltguide10.pdf>
 - YouTube
 - Pripravljena vezja :
 - <https://www.analog.com/en/resources/design-tools-and-calculators/ltpice-simulator/ltpice-demo-circuits.html>

LTS spice - primeri



■ Osnovno okno:



■ Osnovno okno (prejšnji GUI):



■ Osnovne kratice v naboru komponent v LTSpice:

Komponenta	kratica v LTSpice
izvor napetosti	<i>voltage</i>
upor	<i>res</i>
kondenzator	<i>cap</i>
(brez izgubna) prenosna linija	<i>tline</i>
tuljava	<i>ind</i>
dioda	<i>diode</i>
Schottky dioda	<i>schottky</i>
Zener dioda	<i>zener</i>
...	...


Več na strani: http://ltwiki.org/?title=Components_Library_and_Circuits

■ Nekatere osnovne kratice merskih enot v LTSpice:


Predpona/Merska enota	kratica v LTSpice
piko [10^-12]	<i>p</i>
nano [10^-9]	<i>n</i>
micro [10^-6]	<i>u</i>
mili [10^-3]	<i>m</i>
kilo [10^3]	<i>k</i>
mega [10^6]	<i>meg</i>
giga [10^9]	<i>g</i>
terra [10^12]	<i>t</i>
ohm	<i>ohm</i>
farad [F]	<i>F</i>
Henry [H]	<i>H</i>

Pomembno !

■ Postavitev osnovnih elementov



■ Lastnosti komponente 'voltage'





PULSE je najbolj pogosta oblika vira napetosti v naših vezjih:


- $V_{initial}$ začetna napetost [V]
- V_{on} vrednost stanja „on“ oz. druga napetost po prehodu [V]
- T_{delay} časovna zakasnitev („time delay“) – trajanje začetne napetosti
- T_{rise} čas vzpona [s]
- T_{fall} čas padca [s]
- T_{on} čas stanja „on“ – trajanje druge napetosti [s]
- T_{period} celotno trajanje ene periode impulza [s]
- N_{cycles} število period oziroma ponovitev. 0 pomeni večno ponavljanje

$V_{initial}[V]:$	0.4
$V_{on}[V]:$	4.3
$T_{delay}[s]:$	50n
$T_{rise}[s]:$	10p
$T_{fall}[s]:$	10p
$T_{on}[s]:$	450n
$T_{period}[s]:$	
$N_{cycles}: $	

Pri svojih analizah bomo praktično ves čas uporabljali pravokotne signale in opazovali njihove spremembe v različnih situacijah prenosa po povezavah.




■ Simulator



LTSpice – Primer 1: kondenzator

Desni klik -> možnost računanja s prikazanimi signali, brisanje..




Capacitors and Capacitance: Capacitor physics and circuit operation

[Physics Videos by Eugene Khutoryansky](#)

Z naslova <https://www.youtube.com/watch?v=f_MZNsEqyQw&ab_channel=PhysicsVideosbyEugeneKhutoryansky>

LTS spice - Primer 2: tuljava




Inductors and Inductance


[Physics Videos by Eugene Khutoryansky](#)

Z naslova <https://www.youtube.com/watch?v=ukBFPrXiKWA&ab_channel=PhysicsVideosbyEugeneKhutoryansky>


LTSpice – Primer 3: (naloga AV1) model idealne prenosne linije (f=25 MHz)



LTSpice – Primer 3: (nalog AV1) model realne prenosne linije ($f=25$ MHz) $R1=100$



LTSpice – Primer 3: (nalog AV1) model realne prenosne linije ($f=2.5$ GHz) $R1=100$




LAB 7 – AV1: Linije, LTSpice - simulacija elektronskih vezij in odboji

- 7.1: Uvod v LT Spice in osnovna vezja
- 7.2: Naloga 4-1 - Simulacija
- 7.3: Vpliv časa vzpona/padca na odboje - ponovitev
- 7.4: Simulacija odbojev za lab. meritve – DN 2-AV1.1
- 7.5: Simulacija odbojev na naslovni liniji – DN 2-AV1.2

Naloga 4-1:

Ugotovite ali pri podanih podatkih vezje deluje pravilno

(Lahko tudi: izračunajte in narišite potek napetosti na urinem vhodu čipa 74ACT74 - D FlipFlop).



$$\tau = \delta \cdot l = 6 \text{ ns/m} \cdot 0.5 \text{ m} = \underline{\underline{3 \text{ ns}}}$$

$$\beta_v = \frac{R_{IZH} - R_0}{R_{IZH} + R_0} = -0.82$$


$$\beta_b = \frac{R_{VH} - R_0}{R_{VH} + R_0} = 1$$

Naloga 4-1 (objavljenja rešitev):

Ugotovite ali pri podanih podatkih vezje deluje pravilno

(Lahko tudi: izračunajte in narišite potek napetosti na urinem vhodu čipa 74ACT74 - D FlipFlop).

$$T_{CLK} = 6\text{ns}, F_{CLK} = 166.6 \text{ MHz}$$



Naloga 4-1 (objavljeni rešitev):

Ugotovite ali pri podanih podatkih vezje deluje pravilno

(Lahko tudi: izračunajte in narišite potek napetosti na urinem vhodu čipa 74ACT74 - D FlipFlop).

$$t = \delta \cdot l = 6 \text{ ns/m} \cdot 0,5 \text{ m} = \underline{\underline{3 \text{ ns}}}$$

$$\beta_v = \frac{R_{12H} - R_o}{R_{12H} + R_o} = -0,82$$

$$\rho_b = \frac{R_{DH} - R_o}{R_{DH} + R_o} = 1$$

$$u_v(0-) = u_b(0-) = \frac{U_o \cdot R_b}{R_v + R_b} = \frac{0,2V \cdot 10000}{100010} = 0,198V \approx \underline{\underline{0,2V}}$$

$$t=0+ u_v(0+) = u_v(0-) + \frac{\Delta U \cdot R_o}{R_v + R_o} = 0,2V + \frac{4,6V \cdot 100\Omega}{110\Omega} = \\ = 0,2V + 4,18V = \underline{\underline{4,38V}}$$

$$t=\tau u_b(\tau) = u_b(0-) + u_p(1) + u_p(1) \cdot \beta_b = \\ = 0,2V + 4,18V + 4,18V = \underline{\underline{8,56V}}$$

$u_p(1) = u_p(2) \leftarrow$



$$t=3\tau u_b(3\tau) = \underline{\underline{1,72V}}$$

$$t=5\tau u_b(5\tau) = \underline{\underline{7,32V}}$$

$$t=7\tau u_b(7\tau) = \underline{\underline{2,72V}}$$


Tre steven signalom
kmitimo D flip flop, ki
je posred z urinim signalom
s frekvenco $f_1 = 166 \text{ MHz}$
pride lahko do nepravilne
funkcije.

VIN - LV



■ LTSpice – Naloga AV4-1 - Simulacija


izračunajte in narišite potek napetosti na urinem vhodu čipa 74ACT74 - D FlipFlop



Pozor: nap. nivoji do 5V !



■ LTSpice – Naloga AV4-1 – 3ns zakasnitve in do 33ns

izračunajte in narišite potek napetosti na urinem vhodu čipa 74ACT74 - D FlipFlop



Pozor: nap. nivoji do 5V !


LTSpice – Naloga AV4-1 FlipFlop



Nastavimo nap.
nivoje za D-FF
(do 5V, sicer 1V)

Vhigh=5 Vlow=0

VIN - LV




V(Vin)

V(Vout)

V(clk)

V(FFout)

LTSpice – Naloga AV4-1 FlipFlop - problem




Problem: D-FF namesto enega prehoda $0 \rightarrow 1$ $V(Vgen)$
naredi 3 prehode: $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$ $V(FFout)$
 (dva dodatna nepotrebna prehoda)

Naloga 4-1a: Serijska prilagoditev

Ponovite izračun in izris ob dodani serijski prilagoditvi.

Kaj se spremeni ?




Naloga 4-1a (objavljeni rešitev): Serijska prilagoditev

Ponovite izračun in izris ob dodani serijski prilagoditvi.



Kaj se spremeni ? – Računska rešitev

$$T_{CLK} = 6\text{ns}, F_{CLK} = 166.6 \text{ MHz}$$




Sprememba signala iz stanja 1
v stanje 0 ob času $t = 0$

Objavljeni rešitev (e-učilnica)





LTSpice – Naloga AV4-1a (A: serijska prilagoditev)




Nap. nivoji do 5V !

LTSpice – Naloga AV4-1a FlipFlop (A: serijska prilagoditev)



Nastavimo nap.
nivoje za D-FF
(do 5V, sicer 1V)

VIN - LV




V(Vin)

V(Vout)

V(clk)

V(FFout)


LTSpice – Naloga AV4-1a FlipFlop (A: serijska prilagoditev)




**Rešitev: D-FF naredi tudi samo eden (zakasnjen) prehod 0->1
 $V(V_{gen})$ in $V(FFout)$**

Izziv: bi lahko problem rešili še kako drugače ?

LTSpice – Naloga AV4-1a FlipFlop (B: paralelna prilagoditev)



Vezje4_Naloga_AV41_D-FF_Par_zak.asc





Rešitev: D-FF naredi tudi samo eden (zakasnjen) prehod 0->1

Izziv: bi lahko problem rešili še kako drugače ?

Par. Zaključitev,
Počasnejši CLK
Čas vzpona ...

LTS spice – Naloga AV4-1a FlipFlop (C: daljši čas vzpona (10ns > 3T=9ns)



Rešitev: D-FF naredi tudi samo eden (zakasnjen) prehod 0->1


Par. Zaključitev,
Počasnejši CLK
Čas vzpona ...

PULSE(0.2 4.8 0 10n 10n 100n)


LAB 7 – AV1: Linije, LTSpice - simulacija elektronskih vezij in odboji

- 7.1: Uvod v LT Spice in osnovna vezja
- 7.2: Naloga 4-1 - Simulacija
- 7.3: Vpliv časa vzpona/padca na odboje - ponovitev
- 7.4: Simulacija odbojev za lab. meritve – DN 2-AV1.1
- 7.5: Simulacija odbojev na naslovni liniji – DN 2-AV1.2


Časovni diagram poteka napetosti na izhodu iz linije do časa $t = 7\tau$, če je čas vzpona signala enak času potovanja signala po liniji $t_r = \tau$.




Časovni diagram poteka napetosti izhodu iz linije do časa $t = 7\tau$, če je čas vzpona signala enak času potovanja signala po liniji $t_r = 2\tau$



Časovni diagram poteka napetosti izhodu iz linije do časa $t = 7\tau$, če je čas vzpona signala enak času potovanja signala po liniji $t_r = 3\tau$ ($t_r > 2\tau$)




Časovni diagram poteka napetosti izhodu iz linije do časa $t = 7\tau$, če je čas vzpona signala enak času potovanja signala po liniji $t_r = 3\tau$ ($t_r > 2\tau$)



LAB 7 – AV1: Linije, LTSpice - simulacija elektronskih vezij in odboji

- 7.1: Uvod v LT Spice in osnovna vezja
- 7.2: Naloga 4-1 - Simulacija
- 7.3: Vpliv časa vzpona/padca na odboje - ponovitev
- 7.4: Simulacija odbojev za lab. meritve – DN 2-AV1.1
- 7.5: Simulacija odbojev na naslovni liniji – DN 2-AV1.2



(Priprava na LV2) - Merjenje odbojev na liniji

Simulacija meritev UTP kabel v programu SPICE.

SPICE Simulacije slik iz osciloskopa: UTP kabel, $R_s = 50..550 \Omega$, $R_L = 1..500 \Omega$

Napetost se že pravilno porazdeli, z zakasnitvijo 1τ se pojavi tudi na izhodu.




$R_0 = 100\Omega$
 $R_L, R_s = 0,50, 500\Omega$

$R_L > R_0, R_L = 500\Omega$
 $\rho_L = 0.666$ (poz. odboj)

$R_L = R_0$
 $\rho_L = 0$ (ni odboja)


$R_L < R_0, R_L = 1\Omega$
 $\rho_L = -0.98$ (neg. odboj)

$R_s < R_0$
 $R_s = 50 \Omega$
 $\rho_s = -0.333$
[0.5V/razdelek]



$R_s = R_0$
 $\rho_s = 0$
[0.5V/razdelek]

$R_s > R_0$
 $R_s = 550 \Omega$
 $\rho_s = 0.692$
[0.5V/razdelek]



(Priprava na LV2) - Merjenje odbojev na liniji


Primer rezultatov meritev

Slike osciloskopa: UTP kabel, $R_S = 50..550 \Omega$, $R_L = 1..500 \Omega$ ($R_{gen}=50 \Omega$) UTP

Napetost se že pravilno porazdeli, z zakasnitvijo 1τ se pojavi tudi na izhodu.



$R_0=100\Omega$ $R_L, R_S=0,50,500\Omega$	$R_L > R_0$, $R_L=500\Omega$ $\rho_L=0.666$ (poz. odboj)	$R_L = R_0$ $\rho_L=0$ (ni odboja)	$R_L < R_0$, $R_L=1\Omega$ $\rho_L=-0.98$ (neg. odboj)
<p>$R_S < R_0$</p> <p>$R_S=50 \Omega$ $\rho_S=-0.333$</p> <p>[1V/razdelek]</p> <p>Visje potuječe napetosti!</p>	<p>Rise(1)=462.4ns, Umax(1)= 4.84U, Rise(2)=42.40ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+1.000ns</p>	<p>Rise(1)=28.00ns, Umax(1)= 3.48U, Rise(2)=48.00ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+1.000ns</p>	<p>U_{stac} = $U_k R_L / (R_s + R_L)$ Rise(1)=7.68ns, Umax(1)= 3.32U, Rise(2)=32.00ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+10.68ns</p>
<p>$R_S = R_0$</p> <p>$\rho_S=0$</p> <p>[1V/razdelek]</p>	<p>Rise(1)=584.0ns, Umax(1)= 4.44U, Rise(2)=83.20ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+1.000ns</p>	<p>$U_p(1) = \Delta U R_0 / (R_s + R_0)$ $U_S(0+) = U_S(0-) + U_p(1)$ Rise(1)=32.00ns, Umax(1)= 2.00U, Rise(2)=58.40ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+1.000ns</p>	<p>Rise(1)=7.68ns, Umax(1)= 2.72U, Rise(2)=2.00ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+10.68ns</p>
<p>$R_S > R_0$</p> <p>$R_S=550 \Omega$</p> <p>$\rho_S=0.692$</p> <p>[1V/razdelek]</p> <p>Nizke potuječe napetosti!</p>	<p>$U_L(t)$ $U_S(t)$ Rise(1)=987.2ns, Umax(1)= 3.28U, Rise(2)=976.0ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+1.000ns</p>	<p>$U_L(\tau) = U_L(0-) + U_p(1) + U_p(1) * \rho_L$ $U_p(2) = U_p(1) * \rho_L$ Rise(1)=68.00ns, Umax(1)= 1.32U, Rise(2)=198.0ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+1.000ns</p>	<p>Rise(1)=7.68ns, Umax(1)= 7.68U, Rise(2)=80.00ns CH1= 1.000 CH2= 1.000 Time 200.0ns 0+10.68ns</p>

Primerjava: Simulacija - Meritve.



SPICE Simulacije slik iz osciloskopa: UTP kabel, $R_S = 50..550 \Omega$, $R_L = 1..500 \Omega$


Napetost se že pravilno porazdeli, z zakasnitvijo 1τ se pojavi tudi na izhodu.




LAB 7 – AV1: Linije, LTSpice - simulacija elektronskih vezij in odboji

- 7.1: Uvod v LT Spice in osnovna vezja
- 7.2: Naloga 4-1 - Simulacija
- 7.3: Vpliv časa vzpona/padca na odboje - ponovitev
- 7.4: Simulacija odbojev za lab. meritve – DN 2-AV1.1
- 7.5: Simulacija odbojev na naslovni liniji – DN 2-AV1.2

Krmilnik pomnilnika



DRAM 1M x 16bitov




$$\begin{aligned}
 R_{izh} &= 24 \Omega \\
 V_0 &= 0,1 \text{ V} \\
 V_1 &= 1,8 \text{ V} \\
 t_r &= 0,3 \text{ ns}
 \end{aligned}$$

$$\begin{aligned}
 Z_0 &= 70 \Omega \\
 \delta &= 6 \text{ ns/m} \\
 l &= 10 \text{ cm}
 \end{aligned}$$

$$R_{vh} = 1M$$

Model linije



V_s - Napetost izvora [V]

R_s - Upornost izvora - izhodna upornost oddajnika [Ω]

Z_0 - Karakteristična impedanca linije [Ω]



R_L - Upornost bremena - vhodna upornost sprejemnika [Ω]

δ - Zakasnitev signala na enoto dolžine [ns/m]

u_i - Napetost na vhodu v linijo [V]

u_1 - Napetost na izhodu linije [V]

Možne zaključitve



Preizkusite :

- $V_{src}: V_0 = 0,1 \text{ V} ; V_1 = 1,8 \text{ V} ; t_r = t_f = 0,3 \text{ ns}$
- Linija T1: $Z_0 = 70 \Omega, \tau = 0,6 \text{ ns} (\text{TD} = l * \delta)$

Različni možni načini zaključitve:

- Brez zaključitve:
 $R_{src} = 24 \Omega, R_b = 1M \Omega$
- Serijska zaključitev
 $R_{ser} + R_3 = R_0 = 70 \Omega$
- Paralelna AC zaključitev*
 $R_{par} = 70 \Omega = R_0, C_{par} = 5 \text{ pF}$
- Obojestranska zaključitev*
 $R_{ser} + R_3 = R_0 = 70 \Omega$
 $R_{par} = 70 \Omega = R_0, C_{par} = 5 \text{ pF}$

* Neobvezni del: primerjajte porabo (el.tok) z ostalimi; lahko tudi spreminjate C_{par} .