

ARM

*Arhitektura in
programiranje v zbirniku*

ARM (Advanced RISC Machine) = RISC?


- + load/store arhitektura
- + cevovodna zgradba
- + reduciran nabor ukazov, vsi ukazi 32-bitni
- + ortogonalen registrski niz, vsi registri 32-bitni

- veliko načinov naslavljanja
- veliko formatov ukazov

ARM (Advanced RISC Machine) = RISC?

- nekateri ukazi se izvajajo več kot en cikel (npr. *load/store multiple*) – obstaja nekaj kompleksnejših ukazov, kar omogoča manjšo velikost programov
- dodaten 16-bitni nabor ukazov Thumb omogoča krajše programe.
- pogojno izvajanje ukazov – ukaz se izvede le, če je stanje zastavic ustrezno.

Osnovni model računalnika



STM32H750-DK

STM32H750B-DK Discovery razvojni sistem

- Arm® Cortex® core-based microcontroller with 128 Kbytes (STM32H750XBH6) of Flash memory and 1 Mbyte of RAM, in TFBGA240+25 package

- 4.3" RGB interface LCD with touch panel connector

- Ethernet compliant with IEEE-802.3-2002, and POE

- USB OTG FS with Micro-AB connector

- SAI audio codec

- One ST-MEMS digital microphone

- 2 x 512-Mbit Quad-SPI NOR Flash memory

- 128-Mbit SDRAM

- 4-Gbyte on-board eMMC

- 1 user and reset push-button

- Fanout daughterboard

- 2 x FDCANs


- Board connectors:

- USB FS Micro-AB connectors
- ST-LINK Micro-B USB connector
- USB power Micro-B connector
- Ethernet RJ45
- Stereo headset jack including analog microphone input
- Audio header for external speakers
- Arduino™ Uno V3 expansion connectors
- STMod+




<https://www.st.com/en/evaluation-tools/stm32h750b-dk.html>


STM32H750B-DK Discovery razvojni sistem



STM32H750XB




Harvardska arhitektura
predpomnilnikov



Shema pomnilniškega prostora

Figure 8. Processor memory map



Princetonska arhitektura
glavnega pomnilnika



MEMORY

```

{
  FLASH (rx) : ORIGIN = 0x08000000, LENGTH = 128K
  DTCMRAM (xrw) : ORIGIN = 0x20000000, LENGTH = 128K
  RAM_D1 (xrw) : ORIGIN = 0x24000000, LENGTH = 512K
  RAM_D2 (xrw) : ORIGIN = 0x30000000, LENGTH = 288K
  RAM_D3 (xrw) : ORIGIN = 0x38000000, LENGTH = 64K
  ITCMRAM (xrw) : ORIGIN = 0x00000000, LENGTH = 64K
}



```

STM32H750XB





Osnovni model računalnika

FRI SMS




AT91SAM9260



Ločena predpomnilnika za ukaze in podatke.

AT91SAM9260



Schema pomnilniškega prostora
Internal Memory Mapping

0x0000 0000	Boot Memory (1)	
0x10 0000	ROM	32K Bytes
0x10 8000	Reserved	
0x20 0000	SRAM0	4K Bytes
0x20 1000	Reserved	
0x30 0000	SRAM1	4K Bytes
0x30 1000	Reserved	
0x50 0000	UHP	16K Bytes
0x50 4000	Reserved	
0x0FFF FFFF	Reserved	

- 1) SRAM0 lahko preslikamo na naslove 0x00000000 – 0x00001000. To storimo, ker je pomnilnik na teh naslovih potreben ob zagonu.

ARM programski model

- Programski model sestavlja 16 registrov ter statusni register CPSR (Current Program Status Register)
- **Več načinov delovanja, vsak ima nekaj svojih registrov. Vseh registrov je v resnici 36**
- **Kateri registri so vidni je odvisno od načina delovanja procesorja (*processor mode*)**
- **Načine delovanja delimo v dve skupini:**
 - privilegirani (dovoljena bralni in pisalni dostop do CPSR)
 - nepriviligirani (dovoljen le bralni dostop do CPSR)

Programski model – uporabniški način

Uporabniški način (*user mode*):

- edini neprivilegirani način
- v tem načinu se izvajajo uporabniški programi

r0
r1
r2
r3
r4
r5
r6
r7
r8
r9
r10
r11
r12
r13 (SP)
r14 (LR)
r15 (PC)

Programsko je vidnih 17 32-bitnih registrov:
r0 – r15 ter CPSR

Vidni registri:

- r0-r12: splošnonamenski (ortogonalni) registri
- **r13(sp):** skladovni kazalec (*Stack Pointer*)
- **r14(lr):** povratni naslov (*Link Register*)
- r15(pc): programski števec (*Program Counter*)
- CPSR: statusni register
(*Current Program Status Register*)

CPSR

Register CPSR



- zastavice (**N,Z,V,C**)
- maskirna bita za prekinitve (I, F)
- bit T določa nabor ukazov:
 - T=0 : ARM arhitektura, procesor izvaja 32-bitni ARM nabor ukazov
 - T=1: Thumb arhitektura, procesor izvaja 16-bitni Thumb nabor ukazov
- spodnjih 5 bitov določa način delovanja procesorja
- v uporabniškem (neprivilegiranem) načinu lahko CPSR beremo; ukazi lahko spreminjajo le zastavice.

Zastavice (lahko) ukazi spreminjajo glede na rezultat ALE:

- | | | |
|---|---|---------------------|
| N = 0: bit 31 rezultata je 0, | N = 1: bit 31 rezultata je 1 | (<i>Negative</i>) |
| Z = 1: rezultat je 0, | Z = 0: rezultat je različen od nič | (<i>Zero</i>) |
| C = 1: rezultat je povzročil prenos, | C = 0: rezultat ni povzr. Prenosa | (<i>Carry</i>) |
| V = 1: rezultat je povzročil preliv, | V = 0: rezultat ni povzr. Preliva | (<i>oVerflow</i>) |

Programiranje v zbirniku

- **V zbirniku simbolično opisujemo:**

- ukaze (z mnemoniki),
- registre,
- naslove
- konstante

- **Programerju tako ni treba:**

- poznati strojnih ukazov in njihove tvorbe
- računati odmikov ter naslovov

Prevajalnik za zbirnik (*assembler*) :


- prevede simbolično predstavitev ukazov v ustrezne strojne ukaze,
- izračuna dejanske naslove ter
- ustvari pomnilniško sliko programa

- **Program v strojnem jeziku ni prenosljiv:**

- namenjen je izvajanju le na določeni vrsti mikroprocesorja

- **Zbirnik (*assembly language*) je „nizkonivojski“ programski jezik**

Zbirni jezik	Opis ukaza	Strojni jezik
<u>adr</u> r0, <u>stev1</u>	R0 ← <u>nasl.</u> <u>stev1</u>	0xE24F0014
<u>ldr</u> r1, [r0]	R1 ← M[R0]	0xE5901000
<u>adr</u> r0, <u>stev2</u>	R0 ← <u>nasl.</u> <u>stev2</u>	0xE24F0018
<u>ldr</u> r2, [r0]	R2 ← M[R0]	0xE5902000
<u>add</u> r3, r2, r1	R3 ← R1 + R2	0xE0823001
<u>adr</u> r0, <u>rez</u>	R0 ← <u>nasl.</u> <u>rez</u>	0xE24F0020
<u>str</u> r3, [r0]	M[R0] ← R3	0xE5803000



Programiranje v zbirniku

- Vsaka vrstica programa v zbirniku predstavlja običajno en ukaz v strojnem jeziku
- Vrstica je sestavljena iz štirih stolpcev:

oznaka:	ukaz	operandi			@ komentar
↓	↓	↙	↓	↓	↓
rutina1:	add	r3,	r3,	#1	@ povečaj števec
	ldr	r5,	[r0]		

- Stolpce ločimo s tabulatorji, dovoljeni so tudi presledki

Ukazi

- **Vsi ukazi so 32-bitni**

```
add r3, r2, r1  $\implies$  0xE0823001=0b1110...0001
```

- **Rezultat je 32-biten. Izjema je le množenje**

```
R1 + R2  $\implies$  R3
```

- **Aritmetično-logični ukazi so 3-operandni**

```
add r3, r3, #1
```

- **Load/store arhitektura**

```
ldr r1, stev1           @ prenos v registre  
ldr r2, stev2           @ prenos v registre  
add r3, r2, r1         @ vsota registrov  
str r3, rez            @ vsota v pomnilnik
```

Operandi

- 8, 16, 32-bitni ter predznačeni ali nepredznačeni pomnilniški operandi
- Obvezna poravnanoost ukazov in operandov (16,32bitnih):
 - 16-bitni poravnani na sodih naslovih
 - 32-bitni poravnani na naslovih, deljivih s 4
- V CPE se vse izvaja 32-bitno (razširitev ničle ali predznaka)

0xFF



0x000000FF

- Uporablja se pravilo tankega konca

0x024

0x04

BUF: .word 0x01020304

0x025

0x03

0x024

0x026

0x02

0x027

0x01

Oznake (labele)

Oznaka je nam razumljivo **simbolično poimenovanje** :

- **pomnilniških lokacij** ali
- **vrstic** v programu

Oznake običajno uporabljamo na dva načina:

- s poimenovanjem pomnilniških lokacij
dobimo „spremenljivke“

```
STEV1:      .word   0x12345678
STEV2:      .byte   1,2,3,4
REZ:        .space  4
```

```
                .text
stev1:          .word  64
stev2:          .word  0x10
rez:           .space 4
                .align
                .global __start
__start:
                ldr   r1, stev1
                ldr   r2, stev2
                add  r3, r2, r1
                str  r3, rez
                b   __end
__end:
```

- za poimenovanje ukazov (vrstic), na katere se sklicujemo pri skokih.

```
                mov  r4, #10
LOOP:          subs r4, r4, #1
                ...
                bne LOOP
```

Psevdoukazi - ukazi prevajalniku

Psevdoukazi:

- so navodila prevajalniku
- običajno so označeni s piko pred ukazom
- niso strojni ukazi za CPE, temveč ukazi prevajalniku
- CPE jih v končnem programu ne vidi

Psevdoukaze uporabljamo za:

- določanje vrste pomnilniških odsekov
- poravnavo vsebine
- rezervacijo pomnilnika za „spremenljivke“
- rezervacijo prostora v pomnilniku
- določanje začetne vsebine pomnilnika
- ustavljanje prevajanja
- rezervacijo in inicializacijo pomnilnika

.text .data

.align

.space

.space

.(h)word, .byte, ...

.end

.fill

Ustvarjanje pomnilniške slike

Psevdoukaza za določanje pomnilniške slike sta:

.text

.data

S tema psevdoukazoma določimo, kje v pomnilniku bodo program in podatki.

Tako za ukaze kot spremenljivke bomo v simulatorju uporabljali segment **.text**

Pri delu s ploščami pa bosta uporabljeni oba segmenta:

- **.text se shrani v Flash pomnilnik**
- **.data se shrani v Flash in ob zagonu prenese v RAM pomnilnik**

Rezervacija pomnilnika za spremenljivke

Za spremenljivke moramo v pomnilniku rezervirati določen prostor.

```
.text  
.align @ obvezna poravnanos!  
.space 4 @ rezerviraj 4 bajte za RADIUS
```

Poravna na naslov deljiv s 4

RADIUS:

Oznaka - ime
spremenljivke

Potrebujemo 4 bajte

```
.align @ ukazi morajo biti poravnani!  
ldr r7, RADIUS @ v r7 nalozi RADIUS
```

Prevajalnik bo 'RADIUS' nadomestil z
ustreznim izrazom, ki določa naslov
spremenljivke

Rezervacija prostora v pomnilniku

Oznake omogočajo boljši pregled nad pomnilnikom:

– pomnilniškim lokacijam dajemo imena in ne uporabljamo absolutnih naslovov (preglednost programa)

```
BUFFER:          .space 40          @rezerviraj 40 bajtov  
BUFFER2:        .space 10          @rezerviraj 10 bajtov  
BUFFER3:        .space 20          @rezerviraj 20 bajtov
```

;poravnano? Če so v rezerviranih blokih bajti, ni težav, sicer je (morda) potrebno uporabiti .align

- oznaka **BUFFER** ustreza naslovu, od katerega naprej se rezervira 40B prostora.
- oznaka **BUFFER2** ustreza naslovu, od katerega naprej se rezervira 10B prostora. Ta naslov ja za 40 večji kot **BUFFER**.
- oznaka **BUFFER3** ustreza naslovu, od katerega naprej se rezervira 20B prostora. Ta naslov ja za 10 večji kot **BUFFER2**.

```
.fill 8,1,0
```

```
@number,size in bytes,value
```

Rezervacija prostora z zač. vrednostmi


Večkrat želimo, da ima spremenljivka neko začetno vrednost.

```
niz1:   .asciz      "Dober dan"
niz2:   .ascii     "Lep dan"
        .align
stev1:  .word      512,1,65537,123456789
stev2:  .hword     1,512,65534
stev3:  .hword     0x7fe
Stev4:  .byte      1, 2, 3
        .align
naslov: .word      niz1
```


- „spremenljivke“, inicializirane na ta način, lahko kasneje v programu spremenimo (ker so le naslovi pomnilniških lokacij)
- če želimo, da je oznaka vidna tudi v drugih datotekah projekta, uporabimo psevdoukaz `.global`, npr:

```
.global niz1, niz2
```

Povzetek – psevdoukazi



Povzetek – prevajanje (psevduukazi, ukazi)




Load/store – načini naslavljanja

1. Posredno naslavljanje brez odmika

```
ldr r0, [r1]; r0<-mem32[r1]
```

32b ARM ISA



```
ldr r0, [r1]; r0<-mem32[r1]  
str r0, [r1]; mem32[r1]<-r0  
strb r0, [r1]; mem8[r1]<-r0
```

```
ldr(s)b r0, [r1]; r0<-mem8[r1]*  
ldr(s)h r0, [r1]; r0<-mem16[r1]*  
strh r0, [r1]; mem16[r1]<-r0*
```

*format ukaza je drugačen

Naslov je določen z **baznim registrom (Rn)**.

Load/store – posredno naslavljanje brez odmika

a) Naslov spremenljivke najprej naložimo v bazni register z:

```
adr r0, stev1
```

b) Nato uporabimo ukaz load/store oblike

```
ldr r1, [r0]    @ r1 <- mem32[r0]
str r5, [r0]    @ mem32[r0] <- r5
```

Opomba:

adr ni pravi ukaz. Prevajalnik ga nadomesti z ALE ukazom, ki izračuna naslov spremenljivke s pomočjo PC in konstante.

Primer:

```
adr r0, stev1 prevajalnik nadomesti npr. s sub r0, pc, #2c
```

Load/store – načini naslavljanja

2. Posredno naslavljanje – bazno naslavljanje s takojšnjim odmikom

(preindex with immediate offset): **32b ARM ISA**

```
ldr r0,[r1, #n12]; r0<-mem32[r1+n12]
str r0,[r1, #n12]; mem32[r1+n12]<-r0
strb r0,[r1, #n12]; mem8[r1+n12]<-r0[b0..b7]
```

```
ldr(s)b r0,[r1, #n8]; r0<-mem8[r1+n8]
ldr(s)h r0,[r1, #n8]; r0<-mem16[r1+n8]
strh r0,[r1, #n8]; mem16[r1+n8]<-r0[b0..b15]
```

n12 – 12-bitni predznačen odmik

n8 – 8-bitni predznačen odmik

Zgledi:

```
ldr r1, [r0, #4]           @ r1 <- mem32[r0 + 4]
ldr r5, [r0, #-20]        @ r5 <- mem32[r0 - 20]
                           @ v r0 mora biti ustrezen naslov!!!
strb r7, [r2,#10]         @ mem8[r2 + 10] <- r7[b0..b7]
                           @ v r2 mora biti ustrezen naslov!!!
```

Naslov je vsota **baznega registra** in **predznačenega odmika**

Load/store – posredno naslavljanje s takojšnjim odmikom

Če so **spremenljivke in program** v naslovnem prostoru **dovolj blizu**, se kot bazni register pogosto uporablja programski števec (PC).

Zgled:

```
.text
spr1:  .word 123

      .align
.global __start
__start:
      ldr r1, spr1


__end:  b __end
```

Ukaz `ldr r1, spr1` se prevede v `ldr r1, [pc, -0x000C]`.

Gre torej za bazno naslavljanje s takojšnjim odmikom. Kot bazni register se uporabi PC, odmik pa se izračuna pri prevajanju.

Aritmetično-logični ukazi (takojšnje naslavljanje)

3. Takojšnje naslavljanje



$$\text{Takojšnji operand} = (0..255) * 2^{2*(0..12)}$$

32-bitni takojšnji operand tvorimo z rotiranjem bitov 0-7 za sodo število mest znotraj 32-bitne vsebine. Takojšnji operand torej ni poljuben. Tvorijo ga prevajalniki, če ga ne morejo, nas opozori.

```
mov r1, #3
add r2, r7, #32
sub r4, r5, #1
```

Aritmetično-logični ukazi (takojšnje naslavljanje)

Takojšnji operand je del ukaza, torej mora biti v času prevajanja iz zbirnega v strojni jezik že znan. Zato takojšnjih operandov ne moremo spreminjati – so **konstante**. Poleg tega je polje za takojšnje operande v ukazu razmeroma kratko. Zato konstante niso poljubna 32-bitna števila.

Zgled:

```
mov r1, #3           @ r1 ← 3
add r2, r7, #0x20    @ r2 ← r7 + 32
sub r4, r5, #1       @ r4 ← r5 - 1
```

Takojšnji operand je **nepredznačeno 8-bitno število**, ki je lahko rotirano za $2 \cdot \#rot$ bitov v levo.

Aritmetično-logični ukazi (neposredno registrsko naslavljanje)

4. Neposredno registrsko naslavljanje

- za računanje z registri in prepisovanje vrednosti iz enega registra v drugega.

```
and r2, r7, r12
sub r4, r5, r1
mov r1, r4
```

Nepredznačena in predznačena cela števila

Prenos
(carry)

C

Dvojiški zapis	Nepredznačeno	Predznačeno
0000	0	0
0001	1	1
0010	2	2
0011	3	3
0100	4	4
0101	5	5
0110	6	6
0111	7	7
1000	8	-8
1001	9	-7
1010	10	-6
1011	11	-5
1100	12	-4
1101	13	-3
1110	14	-2
1111	15	-1

Pri odštevanju je stanje C obratno (posebnost ARM)!

- če ne prekoračimo 0 => C=1

- če prekoračimo 0 => C=0


preliv (overflow)

$$\updownarrow V = A_{n-1}B_{n-1}\bar{S}_{n-1} \vee \bar{A}_{n-1}\bar{B}_{n-1}S_{n-1}$$

Nepredznačena in *predznačena* cela števila

Dvojiški zapis	Nepredznačeno	Predznačeno
1000	8	-8
1001	9	-7
1010	10	-6
1011	11	-5
1100	12	-4
1101	13	-3
1110	14	-2
1111	15	-1
0000	0	0
0001	1	1
0010	2	2
0011	3	3
0100	4	4
0101	5	5
0110	6	6
0111	7	7

C ↓



$$V = A_{n-1}B_{n-1}\bar{S}_{n-1} \vee \bar{A}_{n-1}\bar{B}_{n-1}S_{n-1}$$

V

Vir slike: <https://www.doc.ic.ac.uk/~eedwards/compsys/arithmetric/index.html>

Primerjave

Za spreminjanje zastavic lahko uporabimo ukaze za primerjanje (spadajo med ALE ukaze):

cmp (Compare): postavi zastavice glede na rezultat $R_n - Op_2$

`cmp R1, #10 @ R1-10`

cmn (Compare negated): postavi zastavice glede na rezultat $R_n + Op_2$

`cmn R1, #10 @ R1+10`

Ukaza vplivata samo na zastavice, vrednosti registrov **ne spreminjata**. Ker se uporabljata zgolj za spreminjanje zastavic, jima ne dodajamo pripone S.

Primerjave nepredznačenih števil

Zgled: primerjanje dveh nepredznačenih števil:

- opazujemo zastavici C in Z

```
mov r1,#11  
cmp r1,#10 @ C=1, Z=0
```

```
mov r1,#10  
cmp r1,#10 @ C=1, Z=1
```

```
mov r1,#9  
cmp r1,#10 @ C=0, Z=0
```

Torej:

r1 > 10	C=1 in Z=0	Higher
r1 >= 10	C=1	Higher or Same
r1 = 10	Z=1	Equal
r1 < 10	C=0	Lower
r1 <= 10	C=0 ali Z=1	Lower or Same

Pogoj

HI
HS
EQ
LO
LS

Primerjave predznačenih števil

Ker gre pri primerjanju za odštevanje/seštevanje, ki je za predznačena števila enako kot za nepredznačena, tudi za primerjanje predznačenih števil uporabimo iste ukaze, opazovati pa moramo druge zastavice!

- **Opazovati je potrebno zastavice V, Z in N**

Zgled:

```
mov r1,#0
cmp r1,#-1 @ C=0, Z=0, V=0, N=0
```

Zastavice **ne ustrezajo pogoju > za nepredznačena** števila (C=1 in Z=0)!

Pogoj **> za predznačena** števila je drugačen od pogoja **> za nepredznačena** števila. Pravilen pogoj je: **N = V**

Oznake pogojev

Oznaka pogoja	Pomen	Stanje zastavic, ob katerem se ukaz izvede
EQ	Equal / equals zero	Z set
NE	Not equal	Z clear
CS	Carry set	C set
CC	Carry clear	C clear
MI	Minus / negative	N set
PL	Plus / positive or zero	N clear
VS	Overflow	V set
VC	No overflow	V clear
HS	Unsigned higher or same	C set
LO	Unsigned lower	C clear
HI	Unsigned higher	C set and Z clear
LS	Unsigned lower or same	C clear or Z set
GE	Signed greater than or equal	N equals V
LT	Signed less than	N is not equal to V
GT	Signed greater than	Z clear and N equals V
LE	Signed less than or equal	Z set or N is not equal to V
Predzn. in nepredzn.	Nepredznačena	Predznačena

Skočni ukazi

Skok je ukaz tipa GOTO oznaka - pri skokih se sklicujemo na oznake. Naslov ukaza, ki stoji za oznako se zapiše v PC.

b (Branch)

```
zanka:      sub r1, r1, #1
            b zanka @ GOTO zanka
```

Zanka se bo ponavljala v nedogled. r1 se bo neprestano zmanjševal, ko bo prišel do 0, bo prišlo do prenosa, v r1 pa bo 0xffffffff.

Če želimo narediti zanko, ki se bo nehala ponavljati, ko bo r1 prišel do 0, potrebujemo ukaz tip **IF pogoj THEN GOTO oznaka**. Ukaz b se bo torej izvedel samo, če bo pogoj ustrezen.

Pogojni skoki

V zbirniku ARM je pogoj vedno določen s stanjem zastavic! Oznake pogojev smo že spoznali.

Preden uporabimo pogojni skok moramo primerno postaviti zastavice. To lahko naredimo z ukazi za primerjavo, zelo pogosto pa kar z enim izmed ostalih ALE ukazov.

Zanka, ki se ustavi, ko r1 pride do 0 bi lahko bila realizirana tako:

b (Branch)

```
zanka:      ... (telo zanke)
            sub r1, r1, #1
            cmp r1, #0
            bne zanka @ IF z=0 THEN GOTO zanka
```

Ukazu b smo dodali pripono, ki določa, ob kakšnem stanju zastavic se skok izvede. Če stanje zastavic ni ustrezno, se ukaz ne izvede!

Ker se skok izvede le ob določenem pogoju, mu pravimo **pogojni skok**.

Pogojni skoki

Ukaz `cmp` v prejšnjem zgledu je torej pripravil zastavico `Z`, ki je predstavljala pogoj za pogojni skok. Zastavico bi lahko postavili že pri zmanjševanju `r1`. Ukazu `sub` je potrebno dodati s:

b (Branch)

```
mov r1, #10
zanka:  ... (telo zanke)
        subs r1, r1, #1 @ postavi zastavice!
        bne zanka @ IF Z=0 THEN GOTO zanka
mov r2, #10
```

Zanka se bo ponovila desetkrat. Ko bo `r1` prišel do 0, bo `subs` zastavico `Z` postavil na `Z=1`. Pogojni skok se takrat ne bo izvršil, izvedel se bo ukaz `mov r2, #10` za pogojnim skokom. Pogojni skok torej deluje na način:

IF pogoj THEN PC ← oznaka
ELSE PC ← PC+4

Pogojni skoki

Ukazu b lahko dodamo katerokoli oznako pogoja iz tabele na prosojnici 35. Tako dobimo vse možne pogojne skoke:

Branch	Interpretation	Normal uses
B	Unconditional	Always take this branch
BEQ	Equal	Comparison equal or zero result
BNE	Not equal	Comparison not equal or non-zero result
BPL	Plus	Result positive or zero
BMI	Minus	Result minus or negative
BCC	Carry clear	Arithmetic operation did not give carry-out
BLO	Lower	Unsigned comparison gave lower
BCS	Carry set	Arithmetic operation gave carry-out
BHS	Higher or same	Unsigned comparison gave higher or same
BVC	Overflow clear	Signed integer operation; no overflow occurred
BVS	Overflow set	Signed integer operation; overflow occurred
BGT	Greater than	Signed integer comparison gave greater than
BGE	Greater or equal	Signed integer comparison gave greater or equal
BLT	Less than	Signed integer comparison gave less than
BLE	Less or equal	Signed integer comparison gave less than or equal
BHI	Higher	Unsigned comparison gave higher
BLS	Lower or same	Unsigned comparison gave lower or same

Pogojno izvajanje ukazov

Pogojni skoki so le poseben primer pogojnega izvajanja ukazov. Tudi za druge ukaze je mogoče z dodajanjem ustreznih končnic določiti, da se izvedejo le ob določenem pogoju.

```
cmp r0, #5
beq SKOK
add r1,r1,r0
sub r1,r1,r2
```



```
cmp    r0, #5
addne  r1,r1,r0
subne  r1,r1,r2
```

SKOK

..

```
if (r1<10) then r4=r1+5
else r4=r1+8
```



```
cmp r1, 10
blo MANJ
add r4,r1,#8
b NAPREJ
```

MANJ add r4,r1,#5

NAPREJ ...



```
cmp    r1,#10
addlo  r4,r1,#5
addhs  r4,r1,#8
```

Pogojno izvajanje ukazov

```
if ((r0==r1) AND (r2==r3)) then r4=r4+1
```



```
cmp    r0,r1    ; postavi Z, ce je r0=r1
cmpeq  r2,r3    ; primerjaj le, ce je Z=1 in
                ; spet postavi Z, ce je r2=r3
addeq  r4,r4,#1 ; sestej le, ce je Z=1 (r0=r1 in r2=r3)
```

- Večino if-then-else stavkov je mogoče implementirati s pogojnim izvajanjem!
- if-then-else stavke, ki vsebujejo AND ali OR lahko implementiramo z uporabo pogojnih primerjanj.
- Uporaba pogojnega izvajanja je pogosto bolj učinkovita kot uporaba skokov!

ARM zbirnik – OR nadgradnja

*Arhitektura in
programiranje v zbirniku*

Spletni simulator cpulator

- CPUlator ARMv7 System Simulator (01xz.net)

Registers

Register	Value
r0	00000028
r1	00000040
r2	00000010
r3	00000050
r4	00000000
r5	00000000
r6	00000000
r7	00000000
r8	00000000
r9	00000000
r10	00000000
r11	00000000
r12	00000000
sp	00000000
lr	00000000
pc	00000048

Editor (Ctrl-E)

```
1 .text
2 .org 0x20
3 @spremenljivke
4 stev1: .word 0x40
5 stev2: .word 0x10
6 rez: .space 4
7
8 .align
9 .global _start
10 _start:
11
12 @program
13 adr r0, stev1
14 ldr r1, [r0]
15
16 adr r0, stev2
17 ldr r2, [r0]
18
19 add r3, r2, r1
20
21 adr r0, rez
22 str r3, [r0]
23
24 end: b end
```

Memory (Ctrl-M)

Address	Memory contents and ASCII
00000040	20 00 4f e2 00 30 80 e5
00000050	aa aa aa aa aa aa aa aa
00000060	aa aa aa aa aa aa aa aa
00000070	aa aa aa aa aa aa aa aa
00000080	aa aa aa aa aa aa aa aa
00000090	aa aa aa aa aa aa aa aa
000000a0	aa aa aa aa aa aa aa aa
000000b0	aa aa aa aa aa aa aa aa
000000c0	aa aa aa aa aa aa aa aa
000000d0	aa aa aa aa aa aa aa aa
000000e0	aa aa aa aa aa aa aa aa
000000f0	aa aa aa aa aa aa aa aa
00000100	aa aa aa aa aa aa aa aa
00000110	aa aa aa aa aa aa aa aa
00000120	aa aa aa aa aa aa aa aa
00000130	aa aa aa aa aa aa aa aa
00000140	aa aa aa aa aa aa aa aa
00000150	aa aa aa aa aa aa aa aa
00000160	aa aa aa aa aa aa aa aa
00000170	aa aa aa aa aa aa aa aa
00000180	aa aa aa aa aa aa aa aa
00000190	aa aa aa aa aa aa aa aa
000001a0	aa aa aa aa aa aa aa aa
000001b0	aa aa aa aa aa aa aa aa
000001c0	aa aa aa aa aa aa aa aa
000001d0	aa aa aa aa aa aa aa aa
000001e0	aa aa aa aa aa aa aa aa

Messages

```
Compiling...
Code and data loaded from ELF executable into memory. Total size is 80 bytes.
Assemble: arm-altera-eabi-as -mfloat-abi=soft -march=armv7-a -mcpu=cortex-a9 -mfpu=neon-fp16 --gdwarf2 -o work/asmhSiYoH.s.o work/asmhSiYoH.s
Link: arm-altera-eabi-ld --script build_arm.ld -e _start -u _start -o work/asmhSiYoH.s.elf work/asmhSiYoH.s.o
Compile succeeded.
```

Začetni projekt OR

Pripomočki

▼ Laboratorijske vaje ↗

ARM Ref. in OR QuickRef

CPUlator ARMv7 System Simulator (01xz.net)

ARMv4T Partia

Operation		Syntax	
Move	Move	<code>mov{cond}[s] Rd, shift_op</code>	1/2
	with NOT	<code>mvn{cond}[s] Rd, shift_op</code>	1/2
	CPSR to register	<code>mrs{cond} Rd, cpsr</code>	1/2
	SPSR to register	<code>mrs{cond} Rd, spsr</code>	1/2
	register to CPSR	<code>msr{cond} cpsr_fields, Rm</code>	1/2
	register to SPSR	<code>msr{cond} spsr_fields, Rm</code>	1/2
	immediate to CPSR	<code>msr{cond} cpsr_fields, #immsr</code>	1/2
immediate to SPSR	<code>msr{cond} spsr_fields, #immsr</code>	1/2	

Zbirnik, Assembler

- DATOTEKA
Seznam ukazov zbornika ARM ↗
- DATOTEKA
FRI ARM Zbirnik Quickref A4 v0.4 ↗

ARM zbirnik Quick Reference (v0.4)

(Pripomoček za izvedbo laboratorijskih vaj pri predmetu Organizacija računalnikov)

Načini naslavljanja:

Bazno naslavljanje: $A = r0 + D$ (odmik)
 D .. dolžina krajša od dolžine naslova

Indeksno naslavljanje:
 Kadar je odmik D enak dolžini naslova
 Lahko ga nadomestimo z $D1 = r1 + D$ in dobimo :
 $A = r0 + r1 + D = r0 + D1$

Fovzetek načinov naslavljanja		
Način naslavljanja	Primer	ODM je lahko:
Posredno nasl.	<code>ldr r1, [r0,ODM]</code>	• brez » «
Posr. s pred-ind.	<code>ldr r1, [r0,ODM]!</code>	• #odmik »#-4«
Posr. s po-ind.	<code>ldr r0, [r1],ODM</code>	• register »r1 «
		• reg. s pom. »r2,LSL #2«

1. Posredno (bazno) naslavljanje brez odmika

```
adr r0, stev1
ldr r1, [r0] @ r1 <- mem32[r0]
adr r1, drugi; adr r0 stev1; ramanja; npr. euh. r0 po #2«
```

11. Avtomatsko po-indeksiranj

```
ldr r0, [r1], #2 ; r0<-me
```

12. Avtomatsko po-indeksiranj

```
odmikom:
ldr r0, [r1], r2, LSL #2 ;
```

Razširitev ničle / razširitev predznaka

Pri nalaganju 8 in 16 - bitnih potrebno razširiti predznak al operacije 32 bitni).

- pri nepredznačenih ope `ldr, ldrb`
- pri predznačenih opera `ldrsh, ldrsb`

Primerjave nepredznačenih/predznače

Video posnetki

Vse skupine

LAB Objave Datoteke Zapiski +

+ Novo ↕ Naloži ↕ Uredi v mrežnem po

LAB 👤

Ime ▾

- OR LAB 01.1 Ponovitev znanja zbornika RA...
- OR LAB 01.2 Naloga 1.1.mp4
- OR LAB 01.3 Naloga 1.2.mp4
- OR LAB 01.4 Naloga 1.3.mp4

Kanali

- Splošno
- LAB
- Predavanja
- Vprašanja in odgovori

OR VSP 2023/24

- Domača stran
- Zvezek za predavanja
- Classwork
- Dodeljene naloge
- Ocene
- Reflect
- Insights

Začetni projekt OR

Logični ukazi (delo z določenimi biti)

and r1, r2, r3 @brisanje z ničlo v maski določenih bitov

r2	00000000	00000000	00000000	01010011
and r3	11111111	11111111	11111111	11001010
=r1	00000000	00000000	00000000	01000010

bic r1, r2, r3 @brisanje z enico v maski določenih bitov

r2	00000000	00000000	00000000	01010011
bic r3	11111111	11111111	11111111	11001010
=r1	00000000	00000000	00000000	00010001

orr r1, r2, r3 @postavljanje z enico v maski določenih bitov

r2	00000000	00000000	00000000	01010011
or r3	11111111	11111111	11111111	11001010
=r1	11111111	11111111	11111111	11011011

eor r1, r2, r3 @invertiranje z enico v maski določenih bitov

r2	00000000	00000000	00000000	01010011
eor r3	11111111	11111111	11111111	11001010
=r1	11111111	11111111	11111111	10011001

Logični ukazi (preverjanje stanja določenih bitov)

- Preverjanje stanja enega bita (določen je z enico v maski)

`tst r1, r2` @zastavice postavi glede na `r1 AND r2`

r1	00000000	00000000	00000000	01010011
tst r2	00000000	00000000	00000000	00000100
=	00000000	00000000	00000000	00000000

 → z=1

r1	00000000	00000000	00000000	01010011
tst r2	00000000	00000000	00000000	00000110
=	00000000	00000000	00000000	00000010

 → z=0

- Preverjanje stanja večih bitov:

- Najprej izločimo bite, ki nas zanimajo: `and`
- Primerjamo z želenim stanjem bitov (bite, ki nas ne zanimajo, primerjamo z 0)

Zgled:

@preveri, da je bit7 v r1 enak 0 in bit 2 v r1 enak 1

`and r2, r1, #0x84` @0x84 = 00...010000100 => r2 = 00..00?0000?00

`cmp r2, #0x04` @0x04 = 00...000000100; ustreza, če Z=1

Aritmetično-logični ukazi, seznam

• Aritmetični ukazi:

```
add r0, r1, r2      ; r0 <- r1 + r2
adc r0, r1, r2      ; r0 <- r1 + r2 + C      (add with C)
sub r0, r1, r2      ; r0 <- r1 - r2
sbc r0, r1, r2      ; r0 <- r1 - r2 + C - 1  (-not(C)=- (1-C)= C-1
rsb r0, r1, r2      ; r0 <- r2 - r1          (reverse subtract)
rsc r0, r1, r2      ; r0 <- r2 - r1 + C - 1  (rev. sub -not(C) )
```

• Logični ukazi:

```
and r0, r1, r2      ; r0 <- r1 AND r2
orr r0, r1, r2      ; r0 <- r1 OR r2
eor r0, r1, r2      ; r0 <- r1 XOR r2
bic r0, r1, r2      ; r0 <- r1 AND NOT r2
```

• Prenos med registri:

```
mov r0, r2          ; r0 <- r2
mvn r0, r2          ; r0 <- NOT r2
```

• Primerjave:

```
cmp r1, r2          ; set CPSR flags on r1 - r2
cmn r1, r2          ; set CPSR flags on r1 + r2
tst r1, r2          ; set CPSR flags on r1 AND r2
teq r1, r2          ; set CPSR flags on r1 XOR r2      (equivalence test)
```


Aritmetično-logični ukazi (pomiki drugega operanda)



FRI-SMS

ARM ima v podatkovni poti **hitri pomikalnik**:

- hitro pomikamo vsebino **drugega** operanda
- operacije pomika, množenja/delj. s potenco št. 2

Možni pomiki drugega operanda:


- LSL:** logični pomik v levo za 0-31 mest
- LSR:** log. pomik v desno za 0-31 mest
- ASL:** enako kot LSL
- ASR:** aritmetični pomik v desno
- ROR:** rotacija v desno za 0-31 mest
- RRX:** Rotate Right Extended.




Možni pomiki drugega operanda

LSL/ASL: logični/aritm. pomik v levo za 0-31 mest

LSR: log. pomik v desno za 0-31 mest




LSL #5




LSR #5

ASR: aritmetični pomik v desno (na levi se širi predznak)




ASR #5, positive operand




ASR #5, negative operand

ROR: rotacija v desno za 0-31 mest



ROR #5

RRX: rotate right extended




RRX

Pri RRX rotaciji:

- se na najvišje mesto vpiše C bit,
- v C gre bit 0,
- ostali biti se pomaknejo v desno za eno mesto.
- „33-bitna rotacija za eno mesto s C zastavico“

Aritmetično-logični ukazi (pomik določa takojšnji operand)


32b ARM ISA



```
mov r1, r4, LSL #2 ; r1=r4*4
mov r1, r4, LSR #1 ; r1=r4/2 (nepredznačeno)
mov r1, r4, ASR #2 ; r1=r4/4 (predznačeno)
```

Aritmetično-logični ukazi (pomik določa register)

32b ARM ISA



`add r3, r1, r6, LSL r5 ; r3=r1+r6*(2^r5)`

„Shifts-by-value can be performed at no extra cost, and shifts-by-register cost only one cycle.“

Load/store – dodatni načini naslavljanja

Posredno naslavljanje (s konstantnim odmikom) – že prej (S#21 - S#27)

```
ldr r0,[r1,#5] @ r0 <-mem32[r1+5]
```

5. Posredno naslavljanje z registrskim odmikom

```
ldr r0,[r1,r2] @ r0 <-mem32[r1+r2]
```

Zgled:

```
adr r1,tabela
```

```
mov r2,#0 @ v r2 je indeks elementa tabele
```

zanka:

```
ldrb r0,[r1,r2] @ dostopamo do r2-tega elementa
```

```
add r2,r2,#1 @ naslednji element
```

```
cmp r2,#10 @ v tabeli je 10 elementov
```

```
bne zanka
```

6. Posredno naslavljanje s pomaknjenim registrskim odmikom

```
ldr r0,[r1,r2, lsl #2] @ r0 <-mem32[r1+r2*2^2]
```

Zgled: delo s tabelo 32-bitnih elementov – v prejšnjem zgledu se spremeni le ukaz load:

```
ldr r0,[r1,r2, lsl #2] @ dostopamo do r2-tega elementa
```

Load/store – načini naslavljanja

Pogosto je potrebno dostopati do pomnilnika in nato pred naslednjim dostopom **spremeniti naslov v baznem registru**:

- npr. preberemo trenutni element iz zabele in se pomaknemo na naslednjega. To je pogosto mogoče narediti z enim ukazom – **avtomatsko indeksiranje**.

Bazni naslov se lahko spremeni:

- pred dostopom do pomnilnika (**pred-indeksiranje**) ali
- po dostopu do pomnilnika (**po-indeksiranje**).

Pred-indeksiranje :

7. Avtomatsko pred-indeksiranje s takojšnjim odmikom

```
ldr r0, [r1, #4]! @ r1<-r1+4; r0<-mem32[r1]
```

8. Avtomatsko pred-indeksiranje z registrskim odmikom:

```
ldr r0, [r1, r2]! @ r1<-r1+r2; r0<-mem32[r1];
```

9. Avtomatsko pred-indeksiranje s pomaknjenim registrskim odmikom:

```
ldr r0, [r1, r2, lsl #2]! @ r1<-r1+r2*2^2; r0<-mem32[r1];
```

Load/store – načini naslavljanja

Po-indeksiranje :

Primerno za delo s tabelami

10. Avtomatsko po-indeksiranje s takojšnjim odmikom:

```
ldr r0,[r1],#4 ; r0<-mem32[r1]
                ; r1<-r1+4
```

11. Avtomatsko po-indeksiranje z registrskim odmikom:

```
ldr r0,[r1],r2 ; r0<-mem32[r1]
                ; r1<-r1+r2
```

12. Avtomatsko po-indeksiranje s pomaknjenim registrskim odmikom:

```
ldr r0,[r1],r2,LSL #2 ; r0<-mem32[r1]
                        ; r1<-r1+r2*4
```

Load/store – načini naslavljanja

ARM zbirnik Quick Reference (v0.4)

(Pripomoček za izvedbo laboratorijskih vaj pri predmetu Organizacija računalnikov)

Načini naslavljanja:

Bazno naslavljanje: $A = r0 + D$ (odmik)

D .. dolžina krajša od dolžine naslova

Indeksno naslavljanje:

Kadar je odmik D enak dolžini naslova

Lahko ga nadomestimo z $D1 = r1 + D$ in dobimo :

$$A = r0 + r1 + D = r0 + D1$$

Povzetek načinov naslavljanja

Način naslavljanja	Primer	ODM je lahko:
Posredno nasl.	<code>ldr r1, [r0,ODM]</code>	▪ brez » «
Posr. s pred-ind.	<code>ldr r1, [r0,ODM]!</code>	▪ #±odmik »#-4«
Posr. s po-ind.	<code>ldr r0, [r1],ODM</code>	▪ register »r1 « ▪ reg. s pom. »r2,LSL #2«

Psevdo ukaz – nalaganje 32-bitne konstante

Psevdo ukaz :

```
ldr r0,=vrednost_32b
```

Se realizira z drugim ukazom :

- „krajša oblika“ (ustreza pogojem za vrednost tak. operanda) :

```
ldr r0,=127 se realizira z :
```

```
mov r0,#127
```

- „daljša oblika“ (ne ustreza vrednosti tak. operanda) :

```
ldr r0,=0x12345678 se realizira z :
```

```
ldr r0,temp (prenos v r0)
```

```
...
```

```
temp: .word 0x12345678 (operand v pomnilniku  
tako j za programom)
```

Običajno se `ldr r0,temp` realizira z `ldr r0,[pc, +-odmik]`.

Podprogrami



Pri klicanju podprogramov si je potrebno zapomniti povratni naslov.


ARM :

- pri klicu podprograma povratni naslov shrani v register r14 (link register)
- pri vračanju iz podprograma je potrebno povratni naslov iz r14 (lr) prepisati v r15 (pc)

Klic podprograma:

- **BL** : Branch with Link (L = 1) - shrani povratni naslov v r14.

```
Zgled:  
    bl    PODPROG  
    ..  
PODPROG: ..  
    ..  
    mov  r15,r14 @ ali mov pc,lr
```





Pogojni klici podprogramov:

- bleq, blhi, ... POZOR: zastavice se lahko v podprog. spremenijo

Problem gnezdenja klicev podprogramov – zahteva drugačno rešitev!

OR LAB - 2 : Tabla



ARM:
 BL
 BRANCH WITH LINK REG.
 KLIC:
 • R14=LR ← R15=PC
 • R15=PC ← NASLOV I. UKLEPA PODPROGRAMA
 VANTEV:
 • R15=PC ← R14=LR

POSRE. NASL. BREZ ODMIKA

LDR R0, [R1]

z ODMIKOM

LDR R0, [R1, ODM]

LDR R0, =IMENOST_320

ODM: • BREZ

• TAK. ODMIK #4

• REGISTER R_y

• POMAKNIEN REG. R_y+ODM

AVT. INDEKSIRANJE

! PRED [R_x, ODM]!
 , PO [R_x], ODM
 BREZ [R_x, ODM]

Povzetek načinov naslavljanja

Način naslavljanja	Primer	ODM je lahko:	
Posredno nasl.	ldr r1, [r0, ODM]		▪ brez » «
Posr. s pred-ind.	ldr r1, [r0, ODM]!		▪ #todmik »#-4«
Posr. s po-ind.	ldr r0, [r1], ODM		▪ register »r1 « ▪ reg. s pom. »r2, LSL #2«

Load/store – več registrov

Z ukazom **ldm/stm (load multiple/store multiple)** je mogoče prebrati/shraniti več registrov:

- pomnilniški naslov za branje/shranjevanje mora biti **poravnan** (deljiv s 4)
- **registri z nižjimi indeksi** se vedno zapišejo na **nižji naslov**

Začetni naslov za shranjevanje/nalaganje je določen z baznim registrom in se pred ali po shranjevanju posameznega registra poveča ali zmanjša za 4. Pripona ukaza določa :

- ali se naj **naslov povečuje** ali **zmanjšuje**
- ali se to zgodi **pred ali po** branju/pisanju posameznega registra

Imamo štiri mogoče pripone:


- **db** (decrement before), **da** (decrement after), **ib** (increment before), **ia** (increment after).

Če za baznim registrom stoji **!**, bo vrednost baznega registra enaka **naslovu po branju/shranjevanju zadnjega registra**. Sicer se vrednost baznega registra ne spremeni.

```
stmdb r13!, {r2-r9}      @ mem32[r13-4..r13-32] <- r9,...,r2
                          @ r13 <- r13-32    (8reg*4bajte=32bajtov)
stmdb r13, {r2-r9}      @ mem32[r13-4..r13-32] <- r9,...,r2
                          @ r13 ostane nespremenjen
ldmia r0!, {r2-r9}      @ r2,...,r9<-mem32[r0..r0+28]
                          @ r0 <- r0+32
stmdb r1!, {r2-r9}      @ mem32[r1..r1-28] <- r9,...,r2
                          @ r1 <- r1-32
ldmib r13!, {r2-r9}     @ r2,...,r9 <- mem32[r13+4..r13+32]
                          @ r13 <- r13+32
```


Load/store – več registrov

ia (inc. after)




`stmia r9!, {r0,r1,r5}`

ib (inc. before)




`stmib r9!, {r0,r1,r5}`

da (dec. after)



`stmda r9!, {r0,r1,r5}`

db (dec. before)



`stmdb r9!, {r0,r1,r5}`

Load/store – več registrov, bločno kopiranje vsebine

start

LDR r0, =src ; r0 = pointer to source block
LDR r1, =dst ; r1 = pointer to destination block

MOV r2, #num ; r2 = number of words to copy
MOVS r3,r2, LSR #3 ; Number of eight word multiples

...

octcopy LDM r0!, {r4-r11} ; Load 8 words from the source
STM r1!, {r4-r11} ; and put them at the destination
SUBS r3, r3, #1 ; Decrement the counter
BNE octcopy ; ... copy more


Sklad

Sklad je del pomnilnika, ki se:

- **poveča**, ko se operand shrani na „**vrh**“ sklada - PUSH
- **zmanjša**, ko se podatek **prebere** iz vrha sklada - POP

Delovanje sklada zaznamujeta 2 kazalca :

- kazalec na začetni naslov („dno sklada“) - BASE
- **skladovni kazalec** („vrh sklada“) - SP - „Stack pointer“



Load/store – več registrov, sklad

Prenos **več registrov** se najpogosteje uporablja pri delu s **skladom** (shranjevanje na sklad, jemanje s sklada)

Podprte so vse različice skladov, od tod kratice:

- *ED (Empty Descending): širi se proti nižjim naslovom, SP kaže na prazen prostor*
- ***FD (Full Descending): širi se proti nižjim naslovom, SP kaže na zadnji element***
- *EA (Empty Ascending): širi se proti višjim naslovom, SP kaže na prazen prostor*
- *FA (Full Ascending): širi se proti višjim naslovom, SP kaže na zadnji element na skladu*

Uporabljamo **FD sklad** :

- **vpis-DB:** **~~STMFD~~=STMDB**
- **branje-IA:** **~~LDMFD~~=LDMIA**

		Ascending		Descending	
		Full	Empty	Full	Empty
Increment	Before	STMIB			LDMIB
	After	STMFA			LDMED
Decrement	Before		STMIA	LDMIA	
	After		STMEA	LDMFD	
	Before		LDMDB	STMDB	
	After		LDMEA	STMFD	
		LDMDA			STMDA
		LDMFA			STMED

Podprogrami, sklad, uporaba/obnovitev registrov

Kazalec na sklad je običajno register r13 (sp). Pred uporabo sklada moramo v r13 vpisati naslov vrha sklada. Pri določitvi tega naslova upoštevamo, da se sklad širi proti nižjim naslovom.


Podprogrami:

- **klic podprograma:**
 - parametre v podprogram prenašamo v registrih od r0 naprej
 - na sklad se poleg "**delovnih registrov**" shrani tudi **r14** (lr - Link Register), v katerem je **povratni naslov** – s tem omogočimo **gnezdenje klicev podprogramov**
- **vrnitev iz podprograma:**
 - "**delovni registri**" se obnovijo s sklada; **povratni naslov se namesto v r14 zapiše v pc**
- **dogovor o rabi registrov:**
 - v podprogramu shranimo in obnovimo samo registre, ki so bili uporabljeni in niso služili za prenos parametrov – t.i. **delovni registri**

```
main:    ldr r13, =0x1000           @ initialize stack (stack pointer)
        mov r0, #10          @ put parameter in r0
        bl func1            @ call subroutine func1
        ...

-----
func1:   stmfd r13!, {r1-r3,r14} @ save work & link regs
        ...                  @ inside sub1 we use regs r1,r2,r3
        bl func2            @ call subroutine func2
        ...
        ...
        ldmfd r13!, {r1-r3,pc} @ restore work regs & return
```

Podprogrami, sklad, uporaba/obnovitev registrov



```
main:    ldr r13, =0x1000           @ initialize stack (stack pointer)
        mov r0, #10          @ put parameter in r0
        bl func1            @ call subroutine func1
        ...

-----
func1:   stmfd r13!, {r1-r3,r14} @ save work & link regs
        ...                  @ inside sub1 we use regs r1,r2,r3
        bl func2            @ call subroutine func2
        ...
        ...
        ldmsd r13!, {r1-r3,pc} @ restore work regs & return
```

Delo na STM32H7 razvojnem sistemu

Priključitev :

- **Mikro USB** priklp na **daljši stranici** (nad LCD, srednji !!!)

Poseben začetni projekt (github) in info za STM32H7 (e-učilnica):

- **dodajanje vsebine (Main.s):**



```
CubelDEWorkspace - stm32h7-asm/Core/Src/Main.s - STM32CubelDE
File Edit Source Refactor Navigate Search Project Run Window Help
Project Explorer x
CubelDE_Workspace
  stm32f4-asm-qemu
  Delo
    ARM9Template
    stm32f4-asm (in STM32AsmTemplate)
    ARM9Template.zip
    Node_V4 (in node_v4)
    Sluzba
      CAN_IEX_Module
      ORLab-STM32H7
        stm32h7-asm
          Binaries
          Includes
          Core
            Src
              Main.s
            Startup
              startup_stm32h750xbhx.s
          Debug
          out
          makefile
          README.md
          STM32H750X.svd
          STM32H750XBHX_FLASH.ld
          STM32H750XBHX_RAM.ld
          README.md
      RALab-STM32H7
        stm32h7-asm_RA_LED
          README.md
      STM32_USB_Key_AdvDebug
      STM32_USB_Key_FreeRTOS_AdvDebug
      STM32CubelDE_Adv_Debug
      STM32F4_Discovery_VIN_Projects

Main.s x startup_stm32h750xbhx.s
12
13 ////////////////////////////////////////////////////////////////////
14 // Definitions
15 ////////////////////////////////////////////////////////////////////
16 // Definitions section. Define all the registers and
17 // constants here for code readability.
18
19 // Constants
20
21
22 // Start of data section|
23     .data
24
25     .align
26
27 STEV1: .word  0x10 // 32-bitna spr.
28 STEV2: .word  0x40 // 32-bitna spr.
29 VSOTA: .word  0 // 32-bitna spr.
30
31
32 // Start of text section
33     .text
34
35     .type main, %function
36     .global main
37
38     .align
39 main:
40     ldr r0, =STEV1 // Naslov od STEV1 -> r0
41     ldr r1, [r0] // Vsebina iz naslova v r0 -> r1
42
43     ldr r0, =STEV2 // Naslov od STEV1 -> r0
44     ldr r2, [r0] // Vsebina iz naslova v r0 -> r2
45
46     add r3,r1,r2 // r1 + r2 -> r3
47
48     ldr r0, =VSOTA // Naslov od STEV1 -> r0
49     str r3,[r0] // iz registra r3 -> na naslov v r0
50
51 __end: b __end
52
```

----- Razvojni sistem STM32H750-DK -----

- STM32H750B-DK Discovery kit with STM32H750XB MCU
- ORLab-STM32H7 - GitHub repozitorij
- User Manual Discovery kit stm32h750xb Uploaded 11/11/22, 10.15
- DataSheet_stm32h750xb Uploaded 11/11/22, 10.16
- Reference Manual rm0433-stm32h750xb Uploaded 11/11/22, 10.17
- Programming_Manual_pm0253-stm32h750xb Uploaded 11/11/22, 10.17
- Errata_es0396-stm32h750xb Uploaded 11/11/22, 10.19



**Mikro USB
VCom-port**

Delo na STM32F4 razvojnem sistemu

Priključitev :

- **Mini USB** prikllop na **krajši stranici**, svetila rdeči **LED** diodi

Poseben začetni projekt za STM32F4 (e-učilnica) :

- **dodajanje vsebine (template.s) :**

```

template.s - STM32CubeIDE
avigate Search Project Run Window Help
template.s
54
55 _start:
56 // Enable GPIO Peripheral Clock (bit 3 in AHB1ENR register)
57 ldr r6, = RCC_AHB1ENR // Load peripheral clock reg address to r6
58 ldr r5, [r6] // Read its content to r5
59 orr r5, #0x00000008 // Set bit 3 to enable GPIO clock
60 str r5, [r6] // Store result in peripheral clock register
61
62 // Make GPIO Pin12 as output pin (bits 25:24 in MODER register)
63 ldr r6, = GPIO_MODER // Load GPIO MODER register address to r6
64 ldr r5, [r6] // Read its content to r5
65 bic r5, #0x3000000 // Clear bits 24, 25 for P12
66 orr r5, #0x01000000 // Write 01 to bits 24, 25 for P12
67 str r5, [r6] // Store result in GPIO MODER register
68
69 // Set GPIO Pin12 to 1 (bit 12 in ODR register)
70 ldr r6, = GPIO_ODR // Load GPIO output data register
71 ldr r5, [r6] // Read its content to r5
72 orr r5, #0x1000 // write 1 to pin 12
73 str r5, [r6] // Store result in GPIO output data register
74
75 // Set GPIO Pin12 to 0 (bit 12 in ODR register)
76 ldr r6, = GPIO_ODR // Load GPIO output data register
77 ldr r5, [r6] // Read its content to r5
78 bic r5, #0x1000 // write 0 to pin 12
79 str r5, [r6] // Store result in GPIO output data register
80
81 loop:
82 nop // No operation. Do nothing.
83 b loop // Jump to loop
84

```

STM32 CubeIDE, STM32F4 (izbrana dokumentacij

- Razvojni sistem -----
- STM32 CubeIDE
 - ORLab-STM32 - GitHub repozitorij
 - User Manual Discovery kit stm32f407vg Uploaded 8/11/21, 12:58
 - DataSheet_stm32f407vg Uploaded 8/11/21, 12:56
 - Reference Manual rm0090-stm32f407417 Uploaded 8/11/21, 12:57
 - Programming_Manual_pm0214-stm32-cortexm4-mcus-and-mpu
 - Arm Cortex-M4 Processor Datasheet Short Uploaded 29/10/21, 15:00
- Cortex-M arhitektura, zbirnik -----
- ARM Cortex-M for Beginners ARM 2017 Uploaded 29/10/21, 14:50

Delo na FRI-SMS razvojnem sistemu

Priključitev :

- **USB** prikllop na **daljši stranici**, sveti **zelena LED** dioda

Poseben projekt za FRI-SMS (e-učilnica) :

- **dodatne nastavitve** (informativno) :
 - frekvenca urinega signala (višja poveča porabo!)
 - vklop predpomnilnikov
 - inicializacija sklada oz. SP – kazalca na sklad
- **dodajanje vsebine (start.s):**
 - podatki/operandi:
 - dodamo v `/*constants*/` ,končamo z `.align`
 - program :
 - dodamo v `/* enter your code here */`
 - na koncu programa je mrtva zanka
 - podprograme dodamo za mrtvo zanko

