


Dinamični RAM pomnilnik

SRAM celica




Lahnosti:

- hitre dostop
- veliko in postrešna (energijsko)
 - GT "dragen"
- uporaba je za implementacijo SRAM pomnilnikov (-repasti v CPE
-predpolomilne)

za majhne in hitre pomnilke

DRAM celice

→ za hranjenje 1 bita informacije
ne uporablja logičnih vrat



zato je takojce naložen zelo zelo
zelo mojtev

Lasnosti DRAM celice

- zelo mojhna ☺
- je zelo pogoščena \Rightarrow ker operaciji branja in pišenja temeljijo na polnjenju / praznjenju kondenzatorja

↓


$$t \sim C$$

- VSAKO BRANJE VE DESTROY&READ


→ izgubimo informacijo, ker nam ob branju naboj vredneje iz kondenzatorja

- + je potem !

Branje iz DRAM celice



DRAM 4x 2 bit:



Postelecice

→ načítat dostopem (prefetching) do weh
celic v em vratci

hjhova vsebina se upreje v
tipalne ojačevalnike, ki so v bistvu
strem celice


Zato rečemo: KO ODPRENO VRSTICO (=
dostop do vseh celic v njej),
PRENESENJE VSEBINO VRSTICE
V REGISTER VRSTICE

Ko je vsebina enak v registru
vrstice, lahko dostopam do
kaj. Po koncu dostopa,
pa moremo vsebino iz reg.
vrstice prepisati na sp. v
vrstico v DRAM polju in
jele nata lahko dostopam
do vseh druge vrstice v
DRAM polju

SDRAM pomnilnik

- organiziran je kot 2D polje
- naenkrat odpira/ zapira
vse vrstice
- dostopam lahko le do
stolpcov odprtih vrstic
- V enem polju je 1-bitna
pom. besedila
- za dolgoti n-bitne pomnilnik
besedil uporabimo n-polj
do katerih istočasno / dolgotopamo


BANKA




GND	1	26	GND
D0	2	25	D7
D1	3	24	D6
D2	4	23	D5
D3	5	22	D4
WE#	6	21	CAS#
RAS#	7	20	OE#
A0	8	19	A10
A1	9	18	A9
A2	10	17	A8
A3	11	16	A7
A4	12	15	A6
VCC	13	14	A5

256Kx8 DRAM

Casoum: potreb branjia DRAM pominjukta





Povezki:

1. Vsak dostop (branje/pisanje) je rezovno popoljen \Rightarrow t.st., če dostopa do DRAM pomnilnika mora izpolnitve zaprtje čre

2. Komplikaceno! Testo merno te čre

3. Min. čas potreben, da dobimo podatki iz fe rednitive vrstice je

$$t_{min} = t_{RCD} + t_{CL}$$


4. Čes nadaljnega dostopa do baze, če niso v isti vrsti:

$$t = t_{RCD} + t_{CL} + t_{RP}$$



Boljše rezitv \Rightarrow sinhronizacija
večjega delovanja
z množico

SDRAM (Sinhrenski DRAM)



Pridobitie

→ URA → siedj. SDRAM latno delo je v eno vek aratku pradnutiu v RS

→ vprav k A (Control Logic), on siedj. Sprejme uvere it. POMNILNISIEKA KRIJLNUA je na osnovi vekov trv. interne signale


→ Vek laende ⇒ leto simulacne odpoveďe je prepram vratce v banchach ⇒ vekla banch leto freq. set signale in siedj. register vratice

Übung

Command	CS#	RAS#	CAS#	WE#	Address
COMMAND INHIBIT	H	X	X	X	X
NO OPERATION (NOP)	L	H	H	H	X
ACTIVE (select bank and activate row)	L	L	H	H	Bank/row
READ (select bank and column, and start READ burst)	L	H	L	H	Bank/col
WRITE (select bank and column, and start WRITE burst)	L	H	L	L	Bank/col
PRECHARGE (deactivate row in bank)	L	L	H	L	Bank/row
AUTO REFRESH	L	L	L	H	X
LOAD MODE REGISTER	L	L	L	L	Code

Pouvez je je spécifier \Rightarrow
 feu. ne termite DRAM pola
 tenuer & n'importe quelles
 autres

Primer burst:



Ob procedimiento, deje CLK = 100 MHz ($T_{Cycle} = 10 \mu s$)

Ze bursti 4 pas. basculat
 Je ne active la file potrebujeme
 g u.p.

to pomerni: $\frac{9}{4}$ u.p. na besech

$\swarrow \searrow$

$2 \cdot 25 \text{ up} \Rightarrow 22.5 \text{ ns za eno}$
bese