Študenti, ki poslušajo ta predmet, so že spoznali osnove načrtovanja vezij s klasičnimi pristopi. Pri načrtovanju kompleksnejših vezij na čipu pa si inženirji pomagajo z različnimi naprednejšimi programskimi orodji namenjeni načrtovanju digitalnih naprav. Ta orodja podpirajo opisovanje delovanja vezij s posebnimi programskimi jeziki kot je tudi jezik VHDL (angl. Very high speed integrated circuit Hardware Description Language), s katerim se bomo podrobneje spoznali. Nekaj delujočih naprav bomo skupaj implementirali v čipih FPGA (angl. Field-programmable Gate Array)

Predmetno delo vključuje tedenske laboratorijske naloge in končni izpit. Z reševanjem laboratorijskih nalog začnete na vajah in jih po potrebi zaključite doma.