

vaja 03

Generični moduli, komponente, simulacija

Digitalno načrtovanje – laboratorijske vaje
asistent: Nejc Ilc

Splošni gradniki - generic

- Stavek `generic` uporabimo, ko želimo opisati splošne, parametrizirane gradnike, recimo n-bitni števec.
- Ob deklaraciji navedemo privzeto vrednost, ob instanciaciji pa dokončno.

```
entity counter is
port (
    clock: in  STD_LOGIC;
    reset: in  STD_LOGIC;
    value: out
           STD_LOGIC_VECTOR (3 downto 0);
);
end counter;
```

```
entity counter is
generic (n: integer := 8);
port (
    clock: in  STD_LOGIC;
    reset: in  STD_LOGIC;
    value: out
           STD_LOGIC_VECTOR (n-1 downto 0);
);
end counter;
```

Komponente

- Želimo, da ima naš projekt pregledno in modularno strukturo.
- Želimo večkratno uporabo že izdelanih (splošnih) gradnikov.
 - Primer: opis n -bitnega števca uporabimo enkrat za 4-bitni, drugič za 8-bitni števec.
- Izkoristimo koncept komponent, ki omogoča vstavljanje in povezovanje že definiranih gradnikov v drugih gradnikih.

Primer

- Zgradimo števec, ki se bo povečeval vsako sekundo.
- Opis bomo razdelili v tri datoteke (module):
 - prescaler
 - vhodi: clock, reset, limit
 - izhod: clock_enable
 - counter
 - vhodi: clock, reset, clock_enable
 - izhod: value
 - top
 - povezuje komponenti prescaler in counter ter definira zunanji vmesnik

Modul prescaler

```
entity prescaler is
  generic (
    max_count: integer; -- najvišja vrednost števca
  );
  port (
    clock:          in  std_logic;
    reset:          in  std_logic;
    limit:          in  integer;
    clock_enable:  out  std_logic;
  );
end entity;
```

Modul counter

```
entity counter is
  generic (
    width: integer := 4;
  );
  port (
    clock:          in  std_logic;
    reset:          in  std_logic;
    clock_enable:   in  std_logic;
    count_up:       in  std_logic;
    count_down:     in  std_logic;
    value:          out signed(width-1 downto 0);
  );
end entity;
```

Modul top

- Zunanji modul ne more biti generičen.

```
entity top is
  port (
    CLK100MHZ: in std_logic;
    BTNC:      in std_logic;
    SW_0:      in std_logic;
    SW_1:      in std_logic;
    LED:       out signed(3 downto 0);
  );
end top;
```

Povezovanje modulov: entitetni način

- Gradnik, ki ga želimo uporabiti znotraj drugega gradnika, imenujemo komponenta.
- Poznamo dva načina instanciacije: entitetni in komponentni. Poglejmo si najprej prvega.

```
<oznaka>: entity <knjižnica>.<entiteta>(<arhitektura>)  
  generic map (generic_kom => generic_vezje, ...)  
  port map ( signal_kom => signal_vezje, ...);
```


Primer: entitetni način

- V glavnem modulu top bomo ustvarili instanco modula prescaler.
- Entitetnemu načinu pravimo tudi neposredni način, saj komponento instanciramo neposredno za begin v arhitekturi.

```
...  
begin  
prescaler:  
entity work.prescaler(Behavioral)  
generic map (  
    max_count => 1e8-1)  
port map (  
    clock           => CLK100MHZ,  
    reset           => BTNC,  
    clock_enable    => CE,  
    limit           => 1e8-1  
);
```

Povezovanje modulov: komponentni način

- Deklaracija (pred begin v arhitekturi) - praktično kopija entitete

```
component <ime_komponente>  
    generic ( ... );  
    port ( ime: smer tip_signala; ...);  
end component;
```

- Instanciacija (za begin)

```
<oznaka>: <ime_komponente>  
    generic map (generic_kom => generic_vezje, ...)  
    port map ( signal_kom => signal_vezje, ...);
```

Primer: komponentni način

```
-- deklarativni del arhitekture
component prescaler is
  generic (width : integer);
  port (
    clock:          in  std_logic;
    reset:          in  std_logic;
    limit:          in  integer;
    clock_enable:  out std_logic);
end component;
```

```
begin


pr: prescaler
  generic map (
    max_count => 1e8-1)
  port map (
    clock       => CLK100MHZ,
    reset       => BTNC,
    clock_enable => CE,
    limit       => 1e8-1
  );

...

```

Simulacija

- Pred sintezo preverimo obnašanje vezja: "Behavioral simulation"
- Napisali bomo svoj scenarij testiranja, t.i. "test bench".
- Definiramo dražljaje na vhodu v vezje in opazujemo potek izhodov.
- File → Add Sources... → Add or Create Simulation Sources → Create File → <ime_modula>_tb.vhd



Simulacija: "test bench"

- Modul za simulacijo nima zunanjih vhodov ali izhodov.
- V arhitekturi:
 - instanciramo komponento, ki predstavlja testirani modul (UUT – unit under test),
 - opišemo dražljaje, pri tem uporabimo procese
 - proces za generiranje ure,
 - proces za ostale dražljaje (stimuluse).

Simulacija: "test bench" (2)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity top_tb is
end entity;
```

```
architecture Behavioral of top_tb is
    constant clock_period: time := 10 ns;
    signal clock:          std_logic := '0';
    signal reset:         std_logic := '0';
    signal count_up:      std_logic := '0';
    signal count_down:    std_logic := '0';
    signal counter_value: signed (3 downto 0);

begin
    uut: entity work.top(Behavioral)
        port map( CLK100MHZ => clock,
                  BTNC      => reset,
                  SW_0      => count_up,
                  SW_1      => count_down,
                  LED        => counter_value);
    ...
end architecture;
```



Simulacija: "test bench" (3)

```
clk: process
  begin
    wait for clock_period/2;
    clock <= not clock;
  end process;
```


```
stimuli: process
  begin
    reset <= '1';
    wait for 2*clock_period;
    reset <= '0';
    wait for 2*clock_period;
    count_up <= '1';
    wait for 15*clock_period;
    count_up <= '0';
    count_down <= '1';
    wait; -- wait forever ...
  end process;
end Behavioral;
```

Simulacija: časovni potek signalov

- Zagon simulacije:
 - Flow → Run Simulation → Run Behavioral Simulation



Simulacija: časovni potek signalov (2)



Opomba: signal `counter_value` prikazujemo kot predznačeno desetiško vrednost (Radix → Signed Decimal)

Izziv

V prejšnjem izzivu ste opisali modul za pomično prižiganje LEDic. Isti izziv rešite z uporabo komponent:

- `prescaler`
 - gradnik, ki "upočasni" uro
 - naj ima generično širino registra za števec oz. zgornjo mejo štetja
- `scroller`
 - gradnik, ki glede na signal iz modula `prescaler` prižiga/ugaša LEDice in ustvari efekt pomikanja (glej opis prejšnjega izziva)
 - naj ima generično širino registra za stanja LEDic; posledično to pomeni število LEDic, ki jih krmili.
- `top`
 - glavni modul, ki v katerem povežete komponenti `prescaler` in `scroller` in opišete zunanji vmesnik.